UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21959

LogiCORE SPI-4.2 (POS-PHY L4) - When simulating an SPI-4.2 design with the DCM Standby Logic, I might see "# ** Error: (vsim-3601) Iteration limit reached at time 0 ps."

説明

DCM スタンバイ ロジックのある SPI-4.2 コアをシミュレーションする場合、SDF ファイルを使用してタイミング シミュレーションを実行する必要があります。SDF ファイルを使用せずにシミュレーションをしようとすると、シミュレーション中にエラーが出力される可能性があります。MTI のシミュレータから次のようなエラー メッセージが表示されます。

"# ** Error: (vsim-3601) Iteration limit reached at time 0 ps."

ソリューション

これは、DCM スタンバイ ロジックのリング オシレータが UniSim シミュレーション モデルを使用するとトグルしなくなることが原因です。DCM スタンバイ ロジックのある SPI-4.2 コアを使用する場合、このコアの唯一のシミュレーション方法は、SimPrim モデルを使用するタイミング シミュレーションを実行する方法で、SDF ファイルを使用してシミュレーションする必要があります。

タイミング シミュレーションを実行する段階ではなく、論理シミュレーションを実行したい場合は、DCM スタンバイ ロジックなしで SPI-4.2 コアを使用してください。タイミング シミュレーションを実行する段階になったら、DCM スタンバイ ロジックを使った SPI-4.2 コアのネットリストに置き換えてください。この 2 つの NGC ネットリストには DCM スタンバイ ロジックの有無以外に機能的な違いはなく、デザイン変更なしに NGC ネットリストを置き換えることができるはずです。ネットリストを置き換えたら、NGDBUILD コマンドからインプリメンテーションを再実行する必要があります。

SPI-4.2 のシミュレーションの詳細については、『SPI-4.2 ユーザー ガイド』の「Simulating and Implementing the Core」のセクションを参照してください。

http://japan.xilinx.com/support/mysupport.htm

AR# 21959
日付 05/03/2010
ステータス アクティブ
種類 一般
このページをブックマークに追加