UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21966

7.1.03 - Timing Analyzer/タイミング - タイミング レポートにクロック誤差が表示されない

説明

キーワード : omitted, DCM, paths, I/O

重要度 : 標準

概要 :
DCM ベースのクロックにより駆動される一部の I/O パスで、DCM コンポーネントのクロック誤差が表示されていないように見えます。 表示されている誤差は、似たようなパスが約 205ps の場合、約 25ps となっています。 205 ~ 50/2(SJ) + 120/2(DCM ジッタ) + 120(DCM 位相) この問題はいつ修正される予定ですか。

ソリューション

この問題は、最新版の 7.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。 http://www.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp
この修正は、7.1i サービス パック 4 以降に含まれます。
AR# 21966
日付 01/18/2010
ステータス アーカイブ
種類 一般
このページをブックマークに追加