UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21983

LogiCORE Binary Counter v8.0 - Verilog シミュレーション モデルが見つからず、Verilog ビヘイビア シミュレーションを実行すると「Error: (vsim-3033) ... The design unit was not found」というエラー メッセージが表示される

説明

キーワード : CORE, CORE Generator, COREGen, VSIM, template, VEO, テンプレート

重要度 : 標準

概要 :
Verilog フローを使用して Binary Counter コアを生成すると、VEO テンプレート ファイルが作成されましたが、 Verilog シミュレーション モデルがないのは なぜですか。 また、Verilog ビヘイビア シミュレーションを実行すると、次のようなエラー メッセージが表示されるのはなぜですか。

"Error: (vsim-3033) ... The design unit was not found"

Binary Counter コア v.8.0 の Verilog ビヘイビア シミュレーションを実行すると、次のエラー メッセージが表示されます。

# ** Error: (vsim-3033) top_count.v(44): Instantiation of
> 'C_COUNTER_BINARY_V8_0' failed. The design unit was not found.
> # Region: /top_test1_v/uut
> # Searched libraries:
> #
> C:\Modeltech_6.0axe\win32xoem/../xilinx/verilog/xilinxcorelib_ver
> #
> C:\Modeltech_6.0axe\win32xoem/../xilinx/verilog/unisims_ver
> # work
> # Loading work.glbl
> # Error loading design

エラー メッセージは表示されますが、シミュレーション用の Verilog ラッパ ファイル (*.v ファイル) は CORE Generator で生成されます。 これはなぜですか。

ソリューション

Binary Counter コアには、Verilog ビヘイビア モデルがありません。 ビヘイビア シミュレーションでサポートされている言語は VHDL です。 シミュレータで複数言語のシミュレーションがサポートされていない場合は、ISE 7.1i 以降を使用して Verilog 構造モデルを生成すると、この問題を回避できます。

詳細は、(Xilinx Answer 22333) を参照してください。
AR# 21983
日付 07/12/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加