UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 22020

8.1i EDK - ModelSim 6.1 または ModelSim 6.1a で compedklib を実行するとエラーが発生する

説明

キーワード : XPS, 6.1, SimGen, simulation, シミュレーション

ModelSim 6.1 または ModelSim 6.1a で compedklib を実行すると、次のようなエラー メッセージが表示されます。

" vcom -93 -quiet -force_refresh -work opb_ethernet_v1_02_a
** Fatal: Unexpected signal: 11.
** Error: libs/opb_ethernet_v1_02_a/dacheck/implementation.dat(320): VHDL Compiler exiting"

ソリューション

このエラーは、ModelSim 6.1 および ModelSim 6.1a での変更が原因で発生します。

この問題は ModelSim 6.1b で修正されています。
AR# 22020
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加