UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 22064

7.1i UniSim、シミュレーション - DCM の論理シミュレーションで、CLK0 と CLKDV 出力間でのデルタ サイクル 1 つ分の差について

説明

キーワード : functional, race conditions, 論理, レース コンディション

重要度 : 標準

概要 :
DCM/DCM_ADV/DCM_BASE/DCM_PS の論理シミュレーションを実行する場合、CLK0 と CLKDV 出力間でデルタ サイクル 1 つ分の差があります。 CLK0 出力の 2 デルタ サイクル遅延前に CLKDV 出力が発生しているため、デザインでレース コンディションが発生しています。

ソリューション

この問題は、最新版の 7.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://www.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp
この修正は、7.1i サービス パック 4 以降に含まれます。
AR# 22064
日付 10/16/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加