UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 22111

MIG 1.3 - DDR2 コントローラの生成方法について

説明

キーワード : memory, interface, generator, ddr, メモリ, インターフェイス, ジェネレータ

MIG 1.3 を使用して DDR2 コントローラを生成したいのですが、ツールを起動させると DDR2 オプションがディスエーブルされています。

MIG 1.3 を使用して DDR2 コントローラを生成できますか。

ソリューション

DDR2 コントローラを生成することはできますが、Verilog でのみ生成が可能です。 したがって、VHDL をプロジェクト オプションのシミュレーション言語として使用する場合には、DDR2 のデザインが選択できません。

Verilog に言語を変更することで、DDR2 コントローラを選択して、デザインの生成ができるようになります。

MIG 1.3 のリリース ノート詳細は (Xilinx Answer 21971) を参照してください。 今後のリリース (MIG 1.4) で、DDR2 コントローラの VHDL サポートをする予定です。
AR# 22111
日付 04/06/2009
ステータス アーカイブ
種類 一般
このページをブックマークに追加