UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 22207

8.1i ISE - Project Navigator の新規ソース ウィザードを使用して Verilog または VHDL ソースを作成するときにポート名を記入するセルが 12 行しかない

説明

キーワード : VHDL, Verilog, new source, wizard, port names, table, pins, 新規, ソース, ウィザード, ポート名, ピン, 表

重要度 : 標準

概要 :
新規ソース ウィザードを使用して HDL ソースを作成していると、HDL ポート名を入力する表があります。 8.1i では、ポート名を記入するセルが 12 行しかありません。ポートをさらに追加する方法はありますか。

ソリューション

ポートは、いくらでも追加できます。 ただし、この表のスクロール機能がバス、MSB および LSB 列のみに誤って設定されています。 最後の行のこれらいずれかの列をクリックすると、スクロールがアクティブになり、ポートを追加することができます。
AR# 22207
日付 03/26/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加