UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 22226

ISE 7.1i - ピンを事前に割り当てる新機能について

説明

キーワード : DRC, PhysDesignRules, 367, Warning, Pin, Preassignment, Pre assignment, Pre-assignment, Map, trim, BitGen, デザイン ルール チェック, 警告, ピン, 割り当て, マップ, トリム, 削除

ISE 7.1i には、ピンを事前に割り当てる新機能があります。 その詳細および使用方法を教えてください。

ソリューション

ISE 7.1i で追加されたこの新機能を使用すると、デザインを完了する前にピン配置を割り当てることができます。 以前のバージョンでは、XST で未使用ポートが削除され、NGDBuild でエラーが発生しました。 現在のバージョンでは、XST で未使用のポートがそのまま残り、部分的なデザインを使用してインプリメンテーションを完了できます。 LOC 制約が指定されている場合、MAP では未使用ポートがトリムされません。

この機能は、BIT ファイルが生成される前にすべてのポートが使用されることを前提としています。 ポートが未使用のままで BitGen を実行すると、次のようなエラー メッセージが表示されます。

"WARNING:PhysDesignRules:367 - The signal <B5C1_D(40)_IBUF> is incomplete. The signal does not drive any load pins in the design."

信号名に _IBUF または _OBUF が含まれている場合は、この機能をしようしたときにエラーが発生する可能性があります。 このエラーを回避するため、プログラム ファイルを生成する前にデザインから未使用のポートまたは対応する LOC 制約を削除してください。
AR# 22226
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加