UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 22335

8.1 System Generator for DSP - デザインに DSP48 を使用するとハードウェア協調シミュレーション (Hardware in the Loop) デザインが機能しない

説明

キーワード : SysGen, filter, Simulink, MATLAB, signal, processing, Co-Sim, DSP48, mis-matches, Virtex-4, register, MAP, hardware co-sim, HTIL, フィルタ, 信号, 処理, 協調シミュレーション, 不一致, レジスタ, ハードウェア協調シミュレーション

ハードウェア協調シミュレーション (Hardware in the Loop) デザインに DSP48 を使用すると機能しません。 これはなぜですか。

ソリューション

これは、MAP で DSP48 にレジスタが追加されるためにパイプラインが破損してしまうという既知の問題です。

これは、DSP48 スライスを使用して作成した FIR フィルタや、FFT コアなどの DSP スライスを使用したコアに影響するようです。 MAP/PAR で、デザインにレジスタが追加されています。

詳細は、(Xilinx Answer 22314) を参照してください。
AR# 22335
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加