UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 22380

Precision - 「Error: File "tenths.vhd", Line 33: Unsupported Clocking Style: Dual edge for clock 'CLOCK' is not supported.」というエラー メッセージが表示される。

説明

キーワード : synthesis, CoolRunner, 合成

重要度 : 標準

概要 :
CoolRunner-II のデュアル エッジ フリップフロップの推論方法を教えてください。

ソリューション

Precision では、現在のところ、デュアル エッジ トリガのフリップフロップを推論する HDL がサポートされていません。 CoolRunner-II デバイス用の、デュアル エッジ トリガのフリップフロップ プリミティブをインスタンシエートするしかありません。

VHDL:

component FDD
port (
Q : out STD_LOGIC;
C: in STD_LOGIC;
D : in STD_LOGIC
);
end component;

:
;

u1 : FDD port map (D => din, C => dual_edge_clock, Q => qout);


Verilog

FDD u1 (.D(din), .C(dual_edge_clock), .Q(qout));

AR# 22380
日付 04/30/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加