UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 22382

LogiCORE SPI-3 Link v4.1 - SPI-3 Link Layer コアのリリース ノートおよび既知の問題

説明

概要:

このアンサーでは、8.1i IP アップデート 1 でリリースされた SPISPI-3 (POS-PHY L3) Link Layer v4.1 コアのリリース ノートの内容を示します。次の情報が記載されています。

- 新機能

- 修正点

- 既知の問題

インストール手順および設計ツールの要件については、(ザイリンクス アンサー 22155)を参照してください。

このコアは、ISE8.2i DVD リリースに伴って自動提供されます。

ソリューション

v4.1 での新機能

- ISE 8.1i のサポートを追加

- NC-Sim のサポートを追加

v4.1 での修正点

なし

4.1 での既知の問題

-(ザイリンクス アンサー 22717) サンプル テストベンチで選択された最大数を超えるパケットが送信される

-(ザイリンクス アンサー 22027) PAR で 「INFO:Par:62 - Your design did not meet timing.」 というエラーメッセージが表示される

-(ザイリンクス アンサー 22042) PAR を実行すると、クロック ピンと DCM がチップの反対側に配置されるため、クロック遅延が大きくなってタイミング エラーが発生する

-(ザイリンクス アンサー 22043) 「ERROR:Place:207 - Due to SelectIO banking constraints, the IOBs in your design cannot be automatically placed.」 というエラーメッセージが表示される

-(ザイリンクス アンサー 22028) BitGen で 「ERROR:PhysDesignRules:755 - IOB comp <TX_DTPA(16)> at location <AH34> is VCCO.」 というエラー メッセージが表示される

-(ザイリンクス アンサー 22053) デザイン サンプルをシミュレーションすると、コアで使用されていないチャネルにデータが送信される

AR# 22382
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加