AR# 22415

8.1i/7.1i シミュレーション、Virtex-4 - UniSim BUFGCTRL VHDL モデルは出力に 100 ps の遅延がある

説明

キーワード : ModelSim, NC-VHDL, discrepancy

UniSim BUFGCTRL VHDL モデルで、出力に 100 ps の遅延があるため、Verilog と VHDL モデルで違いが生じます。

ソリューション

この問題は、最新版の 8.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://www.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp
この修正は、8.1i サービス パック 1 以降に含まれます。

これは、シミュレーション モデルの問題です。

パッチは次のサイトから入手できます。
http://www.xilinx.com/txpatches/pub/swhelp/ise7_updates/cr221551.tar.gz

パッチの概要 :

日付 : Nov 22nd, 2005

ファイル名 : cr221551.tar.gz

詳細 : パッチされた BUFGCTRL および BUFR により、100ps の遅延は削除されます。

プラットフォーム : すべて

該当するソフトウェア バージョン : 7.1i サービス パック 4

インストール/使用方法 :

次の手順で圧縮ファイルを解凍します。

PC :

解凍ユーティリティを使用し、このファイルを解凍します。

解凍前に、simprims ディレクトリのバックアップを XILINX インストール ディレクトリに保存します。

XILINX インストール ディレクトリでこれらのファイルを解凍します。

ファイルを解凍したら、CompXLib を再実行し、これらが使用されるファイルであることを確認します。

Unix / Linux:

simprims ディレクトリのバックアップを $XILINX に保存します。

次を入力します。
>gunzip cr221551.tar.gz
>tar -C $XILINX -xvf cr221551.tar

ファイルを解凍したら、CompXLib を再実行し、これらが使用されるファイルであることを確認します。

テスト :

上記が終了したら、デザインに問題がないかどうかをテストします。 これで問題なく動作するはずです。
AR# 22415
日付 10/16/2008
ステータス アーカイブ
種類 一般