UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 22476

7.1i SimPrim、タイミング シミュレーション - 「Fatal: (vsim-3420) Array lengths do not match Left is <width>.」というエラー メッセージが表示される

説明

キーワード : VHDL, RAMB, SimPrim, -bp, MAP, pack, NetGen, ModelSim

重要度 : 標準

概要 :
タイミング シミュレーションを実行する際に、ModelSim でデザインを読み込むと次のエラー メッセージが表示されます。

"# ** Fatal: (vsim-3420) Array lengths do not match. Left is <width>. Right is <width>."

ソリューション

MAP の -bp オプションに問題があるため、このエラーが発生します。 未使用のスライス ロジックをブロック RAM にマップする場合、正しい INIT 文字列が渡されません。

この問題を回避するには、MAP の -bp オプションを使用しないでください。

この問題は、ISE 8.1i で修正される予定です。
AR# 22476
日付 10/16/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加