UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 22499

Virtex-4 FX - RocketIO Wizard v1.0 リリース ノートおよび既知の問題

説明

このアンサーは、Virtex-4 RocketIO Wizard v1.0 のリリース ノートです。

注記: RocketIO Wizard v1.2 がリリースされています。詳細は (Xilinx Answer 23897) を参照してください。

RocketIO Wizard v1.1 のリリース ノートは、(Xilinx Answer 22845) を参照してください。

ソリューション

サポートされる OS

ISE 8.1i でサポートされているプラットフォームはすべてサポートされています。

必須要件

1) Xilinx.com にアカウントがあることを確認します。こちらのログイン ページへのリンクをクリックして、アカウントを作成できます。

https://japan.xilinx.com/support.html


2) ISE 8.1i サービス パック 2 またはそれ以降のバージョンがインストールされていることを確認します。ISE サービス パックはこちらからダウンロードできます。

https://japan.xilinx.com/support/download/index.html/content/xilinx/ja/downloadNav/design-tools/archive.html

インストール

注記: インストール プロセスを中断しないでください。 また、インストール中、表示されるポップアップ メッセージを承諾する必要があります。 ほかのウインドウを開いている場合は、ポップアップがその背後に表示されることがあります。

方法 1:

プロキシ設定が不明で、ファイアウォール外からインストールする場合、この方法を利用してください。

  1. こちらをクリックします: https://japan.xilinx.com
  2. ページ上部にあるダウンロード リンクをクリックします。
  3. ダウンロード タイプを [ISE IP Update] に設定します。
  4. ISE バージョンを [8.1i] に設定します。
  5. 該当 OS を選択します。
  6. [Search] をクリックします。
  7. ダウンロード用にいくつかの ZIP ファイルが表示されます。
  8. [IP Update] の下に表示される ZIP ファイルをすべてダウンロードします。
  9. ISE 8.1 のインストール ディレクトリに ZIP ファイルを解凍します。
  10. WinZip などのユーティリティを使用して解凍してください。ユーティリティがない場合は、次の手順に従ってください。

Linux の UNIX シェルの場合:

$Xilinx/bin/lin/unzip -d $Xilinx zip-file-name 

Solaris の UNIX シェルの場合:

$Xilinx/bin/sol/unzip -d $Xilinx zip-file-name 

Windows のコマンド プロンプトの場合:

%Xilinx%/bin/nt/unzip -d %Xilinx% zip-file-name 

($Xilinx または %Xilinx% は ISE 8.1 のインストール ディレクトリを表します。)

方法 2

この方法はほぼ自動化されていますが、ファイアウォールを設定している場合は、プロキシ設定が必要になります。

  1. [スタート] → [プログラム] → [Xilinx ISE 8.1] → [Accessories] → [CORE Generator] をクリックして CORE Generator を起動します。
  2. CORE Generator の GUI が開いたら、そのメニュー バーから [Tools] → [Updates Installer] をクリックします。CORE Generator プロジェクトを作成する必要がある場合があります。
  3. CORE Generator に、インストールが完了するとプログラムが終了することを知らせるメッセージが表示されます。[Accept] ボタンをクリックします。
  4. ファイアウォール内にいる場合は、プロキシ設定を入力するダイアログ ボックスが表示されます。
  5. IP Updates Installer が開き、ISE 8.1 に適用できる IP アップデート パッケージのリストが表示されます。
  6. 各アップデートの詳細は、資料へのリンクをクリックすると確認できます。
  7. このリリースを入手するには [ISE 8.1i Virtex-4 RocketIO Wizard 1.0] を選択します。
  8. 選択し終わったら、[Install Selected] ボタンをクリックします。
  9. その他のインストールが必要であるというメッセージが表示されることもありますが、そのメッセージをすべて許諾します。
  10. support.xilinx.com へのユーザー ID およびパスワードを入力するダイアログ ボックスが表示された場合は、必要な情報を入力します。
  11. 指定した製品のダウンロードおよびインストールが実行され、CORE Generator が終了します。

インストールの確認

適切なプロジェクト設定で CORE Generator を起動し、[FPGA Features and Design] → [IO Interfaces] → [RocketIO Wizard 1.0] をクリックして、コアが正しくインストールされていることを確認します。

新機能

  • RocketIO MGT をコンフィギュレーションするためのカスタム ラッパーを作成できます。
  • 次のプロトコルは、MGT をコンフィギュレーションするために使用したり、カスタム プロトコルのテンプレートとして使用したりできます。

---- ギガビット イーサネット

---- OC-48

---- GPON

---- PCI Express

---- XAUI

---- Aurora

  • Virtex-4 FX エンジニアリング シリコン バージョンは、適切なアナログ設定および必要な場合はキャリブレーション ブロックを使用してサポートされます。
  • 各カスタム ラッパーによりサンプル デザインおよびテストベンチが作成され、それらを使用するためのスクリプトも作成されます。
  • サンプル デザインには、ハードウェアにおけるカスタム ラッパーを監視するための ChipScope モジュールが含まれます。
  • 次に示す Virtex-4 RocketIO 機能をカスタム ラッパーに組み込むことができます。

---- 1 バイト、2 バイト、または 4 バイトのデータパス幅

---- アナログまたはデジタル CDR (クロック データ リカバリ) を使用する、622 Mbps ~ 6.25 Gbps のライン レート

---- プログラマブル カンマ アライメント、チャネル ボンディング、およびクロック コレクション

---- TX スキューを最小にするための TX 同期化

---- レイテンシを減少させるためのバッファー バイパス モード

---- TX および RX の CRC ブロック

---- 柔軟性のある配置およびクロッキング オプション

---- オプションのエンコード/デコード

---- オプションの内部 AC カップリング

---- オーバーサンプリング プロトコルの Lock-to-Reference (基準にロックする) オプション

---- OOB 信号伝送

---- ループバック

既知の問題

  • 64B/66B をサポートするデバイスは、開発段階では使用できませんでした。そのため、64B/66B オプションは、ハードウェア上ではテストされていません。
  • パッケージによっては、XAUI のようなマルチレーン プロトコル ファイルにより、必要な MGT すべてがオンにならない場合があります。
    ラッパーに含まれないレーンがある場合は、ラッパーを再度カスタマイズし、2 ページ目で、必要な MGT を選択します。
  • 2 ページ目 (配置のカスタマイズ画面) で、FF672 パッケージの XC4VFX60 にあるボンディングされていない MGT を選択できるようになっていますが、
    MGT X0Y0、X0Y1、X1Y0、および X1Y1 は外部ピンに接続されていません。これらの MGT が選択されていて、ボンディングされた MGT が必要な場合は、再度カスタマイズしてください。
  • TX ライン レートと RX ライン レートが一致しない場合のコンフィギュレーションは厳しくテストされておらず、機能しない場合があります。
  • TX と RX に異なるデータ幅を使用するコンフィギュレーションのサンプル デザインが機能しない場合があります。
  • 3 ページ目で [no encoding]/[no decoding] を選択する場合、選択したシリコン バージョンでサポートされているラン レングスを使用するようにしてください。
  • サンプル デザインでは、CRC がほとんどサポートされていません。ラッパーで CRC ブロックはコンフィギュレーションされますが、これらをテストおよび接続するための追加作業が必要となります。
  • カンマ アライメントの境界 (4 ページ目) がデータ パス幅よりも小さい場合、MGT で入力データを複数の位置に揃えることができます。サンプル デザインではこの点が考慮されていないため、データが正しく受信されていてもエラーが表示されることがあります。
  • サンプル デザインには、現在のところ、チャネル ボンディングおよびクロック コレクションを実行するブロックが含まれていません。
  • シミュレーションでは、OOB 信号伝送がサポートされていません。
  • GT11 の SmartModel では、基準クロック周期の丸め誤差が原因で、RX ディスパリティ エラーが発生します。シミュレーションで MGT ラッパーは問題なくロックするのにディスパリティ エラーが多数発生する場合は、testbench/example_tb.v(hd) を変更し、REFCLK の周期を 0.01 増分または減分してください。
AR# 22499
日付 07/10/2017
ステータス アクティブ
種類 一般
デバイス
  • Virtex-4
  • Virtex-4 FX
ツール
  • ISE
  • ISE Design Suite
IP
  • Virtex-4 RocketIO Transceiver Wizard
このページをブックマークに追加