UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 22531

MIG 007/1.x、タイミング クロージャー - MIG で生成されるデザインのタイミングを向上させる方法について

説明

キーワード : MIG, 1.22, 1.3, 1.4, does not meet, fails, timing, エラー, タイミング, 要件

MIG で生成されるデザインでタイミング要件が満たされません。この問題を回避する方法を教えてください。

ソリューション

現在のところ、MIG 1.x または MIG 007 で生成されたデザインではタイミング解析中にタイミングを満たすことができません。これらのデザインはリファレンスのみとして使用することが目的であるため、タイミングを満たすことは保障されません。デザイン全体の周波数はデータやアドレス、制御信号用に使用されるバンク数で決まります。

タイミングを満たす方法 :
- 多数のボンディングされていないパッドおよび PPC コンポーネントを使用したパッケージでバンク数を少なくするためにアドレス信号を制限します。

- 選択したバンクの近くのエリア グループにコントローラを配置します。
- Spartan-3 デザインでは、メモリの最高速度とデザインの実際の速度の差分、NET MAXDELAY 制約を増加させます。たとえば、デザインの速度が 133MHz でメモリの最高速度が 167MHz の場合、NET MAXDELAY 制約を 30% 増加させることができます。(MIG 1.5 によって、MAXDELAY の値は、可能な場合は周波数によって異なるように設定されます。不可能な場合は、UCF によってその旨がコメントされます)。
AR# 22531
日付 04/06/2009
ステータス アーカイブ
種類 一般
このページをブックマークに追加