UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 22550

7.1i PAR - 「ERROR:DesignRules:576 - Netcheck: The signal <x> has a sigpin on the comp <y> that is not in the same route area...」というエラー メッセージが表示される

説明

キーワード : PlanAhead, DRC, fixed, modular, モジュール

重要度 : 標準

概要 :
モジュールに基づくパーシャル リコンフィギュレーション フローで PAR を実行すると、次のエラー メッセージが表示されます。

"ERROR:DesignRules:576 - Netcheck: The signal <x> has a sigpin on the comp <y> that is not in the same route area as another sigpin of the same signal. This is not permitted for Modules in partial reconfiguration mode unless the signal has the property IS_BUS_MACRO."

ソリューション

このエラーは、信号がバス マクロを介さずにリコンフィギュレーション可能なモジュールの境界を越えて配線されると発生します。 リコンフィギュレーション可能なモジュールを横切る信号が必ずバス マクロを介するようにしてください。
AR# 22550
日付 10/23/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加