UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 22606

MIG1.4 - Spartan-3 DDR デザインで、最初の読み出し/書き込み動作が 3 クロック サイクル分アサートされる理由

説明

キーワード : Spartan-3, MIG, read, write, clock cycles, 読み出し, 書き込み, クロック サイクル

MIG1.4 から Spartan-3 DDR デザインで、最初の読み出し/書き込み動作が 3 クロック サイクル分アサートされますが、残りのアドレスが 2 クロック サイクル分 (BL=4) しかアサートされません。 なぜですか。

ソリューション

Spartan-3 デザインの場合、まず最初のアドレス、コマンド、データが同時にアサートされ、コマンドがアクノリッジ (ACK) 信号を待ちます。 ACK をアサートするタイミングは、コントローラのステータスによって異なります。 ACK がアサートされたら、3 クロック サイクル分待ってから次のアドレスを渡してください。 この 3 サイクルは、メモリ スペックのとおり、アクティブからコマンド (tRCD、読み出し、書き込みコマンドのいずれか) までの時間です。 続くアドレスは 2 クロック サイクルで渡されます。これは、サポートされるバースト長が 4 だからです。
AR# 22606
日付 04/06/2009
ステータス アーカイブ
種類 一般
このページをブックマークに追加