UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 22674

LogiCORE FIR Compiler v1.0 - フィルタのレイテンシの決定方法について

説明

キーワード : REGen, Compiler, MAC, MACC, DA FIR, Virtex-4, コア, フィルタ, コンパイラ

フィルタのレイテンシの決定方法について

ソリューション

現在のところ、シミュレーションをしないとこのコアのレイテンシを決定できませんので、 シミュレーションを実行して RDY 信号確認してください。

このリリースを使用してコンパイルされるコアの場合、コアのネットリストをシミュレーションすると特定のフィルタ インプリメンテーションのレイテンシが決定できます。 たとえば、コアにインパルス (0 サンプルまたは ND を使用した場合は前後にサンプルのない単一の 0 以外のサンプル) を渡し、そのサンプルの後に続く最初の出力までのサイクル カウントを確認することで、決定できます。

これは、次のリリースで修正される予定です。
AR# 22674
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加