UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 22711

8.1i ISE - Project Navigator で回路図ソースに対してテストベンチ波形を作成できない

説明

キーワード : projnav, tbw, testbench, waveform, schematic, vhdl, fail, create, Project Navigator, テストベンチ, 波形, 回路図, 作成

Project Navigator で [Project] -> [New Source] をクリックしてテストベンチ波形を作成しようとしましたが、何も起こりません。 この問題は、生成された回路図の HDL ファンクション モデルが VHDL の場合に回路図デザインに対して TBW ファイルを作成すると発生します。

ソリューション

この問題を回避するには、生成された回路図の HDL ファンクション モデルを Verilog に変更し、TBW ファイルを生成します。 問題は TBW の生成にあり、既存の TBW ファイルの編集では問題はないので、テストベンチ波形を追加したら VHDL に戻すことができます。

HDL ファンクション モデルの値の変更方法

1. 回路図を選択します。
2. [Processes] ウィンドウで [View HDL Functional Model] を右クリックし、[Properties] を選択します。
3. [Functional Model Target Language] を [Verilog] から [VHDL] に変更します。
AR# 22711
日付 02/14/2012
ステータス アーカイブ
種類 一般
このページをブックマークに追加