UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 22737

8.1i Virtex-4 PAR - 「ERROR:Place:629 on DSP48 slices that should have common signals on their control pins.」というエラー メッセージが表示される

説明

キーワード : CE, RST, チップ イネーブル, リセット

デザインで DSP48 スライスをインスタンシエートし、それらのすべての信号が共通の配線で共有されているため、同一のタイル スライスに配置されるように制約を指定しました。デザインをインプリメントすると、次のようなというエラー メッセージが表示されます。

"ERROR:Place:629 - DSP components MY_DSP_1 and MY_DSP_2 are locked together in a single DSP tile, however they do not share common control signals on their RSTC, CEC pins. The resulting placement will therefore be unroutable."

これらの信号はインスタンシエート済みであり、共有されるものです。問題の原因を教えてください。

ソリューション

合成では、1 つのネットに対するロード数に制限があります。RST または CE ネットが規定数以上の信号を駆動すると、信号にバッファが使用される場合があります。XST では、合成で、デザイン全体に対する MAX FANOUT オプションの設定数を増やす、または MAX_FANOUT制約を特定のネットに指定できます (詳細は『XST ガイド』を参照)。
AR# 22737
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加