UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 22811

8.1i XST - XST で「WARNING:Xst:647 - unable to assign to aggregate signals and writes out incorrect logic」という警告メッセージが表示される

説明

キーワード : ISE, HDL, XST,VHDL, Record

XST でレコード タイプの信号を集計する値が割り当てられません。

例を示します。

architecture a of bug is
type t is record
q : std_logic_vector(15 downto 0);
end record;
signal s : t;
begin
s <= ( q => d ); -- line to change
q <= s.q;
end a;

ソリューション

XST で、デザインに不正なロジックが生成されています。

この問題を回避するには、次のようにコードを記述してください。

architecture a of bug is
type t is record
q : std_logic_vector(15 downto 0);
end record;
signal s : t;
begin
s.q <= d; -- line changed
q <= s.q;
end a;

この問題は、ISE 8.2i で修正される予定です。
AR# 22811
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加