UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 22911

9.1i EDK, PlatGen - 「INFO:MDT - It is invalid to splice a signal into smaller signals using [] notation」という情報メッセージが表示される

説明

キーワード : brackets, MDT, PlatGen, INFO, splice, concatenate, bus, split, ブラケット, 情報, 結合, バス, 分割

XPS で [Generate Netlist] を実行すると、次のようなメッセージが表示されます。 これはどういう意味ですか。 角かっこ ([]) の使用はサポートされますか。

"INFO:MDT - It is invalid to splice a signal into smaller signals using
[] notation
Use signal concatenation (&) operator or util_bus_split IP instead
Following is invalid syntax
PORT A = mysig # a 2-bit signal
PORT B = mysig[0] # invalid syntax []
PORT C = mysig[1]
Please use the following syntax
PORT A = mysig_0 & mysig_1
PORT B = mysig_0
PORT C = mysig_1"

ソリューション

バス信号を結合したリ個別のビットにアクセスするには、MHS で連結演算子 (&) または util_bus_split ペリフェラルを使用する必要があります。 ベクタの結合または角かっこを使用しただけの結合は、サポートされません。 EDK 8.1i から、PlatGen の DRC で MHS ファイルでの角かっこの不正な使用が検出されるようになりしました。

連結演算子の詳細は、次のサイトから『Platform Specification Format Reference Manual』 (プラットフォーム仕様フォーマット) の「Microprocessor Hardware Specifications」 -> 「Design Considerations」 -> 「Concatenation」セクションを参照してください。
http://japan.xilinx.com/ise/embedded/edk_docs.htm


バス分割ユーティリティの文書は、EDK のインストール ディレクトリ (<インストール ドライブ>:\EDK81\hw\XilinxProcessorIPLib\pcores\util_bus_split_v1_00_a") にあります。
AR# 22911
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加