UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 22958

LogiCORE PCI Express - Swap A-B Pairs オプションについて (特定のレーンに対して MGT 座標を変更する方法)

説明

キーワード : CORE Generator, COREGen, PCI Express, Virtex-4, swap_ab_pairs, swap, ab, pairs, GT11_MODE, swap-ab_pairs, スワップ, ペア

CORE Generator で PCI Express コアを生成する際に、Swap A-B Pairs というオプションがあります。 このオプションについて教えてください。

ソリューション

Swap A-B Pairs オプションを使用すると、特定の MGT タイルと一致するレーン番号をスワップできます。 Virtex-4 デバイスでは、MGT はタイルがペアで配置されています。 片方は タイル Aで、もう一方は タイル B となります。 PCI Express コアでは、1 個のタイルに 1 つのレーンが割り当てられます。

Swap A-B Pairs オプションをオフまたは 0 にしている場合 :
- トランシーバ A には 0、2、4、6 のレーンがあります。
- トランシーバ B には 1、3、5、7 のレーンがあります。

Swap A-B Pairs オプションをオンまたは 1 にしている場合 :
- トランシーバ A には 1、3、5、7 のレーンがあります。
- トランシーバ B には 0、2、4、6 のレーンがあります。

CORE Generator で生成された pci_exp_8_lane_64b_ep コア、pci_exp_1_lane_32b_ep コア、および pci_exp_4_lane_32b_ep コアの UCF ファイルでは、デフォルトで Swap A-B Pairs が常に 0 またはオフであると想定されます。つまり、CORE Generator のこのオプションは、生成された UCF ファイルには影響しません。

pci_exp_1_lane_64b_ep コア、または pci_exp_4_lane_64b_ep コアを使用している場合は、これらのコアはまだ CORE Generator でサポートされておらず、PCI Express ラウンジから ZIP ファイルで提供され、 これにはコアに入力する 1024 ビットのコンフィギュレーション ベクタがあります。 Swap A-B Pairs オプションは、ビット 509 で設定できます。

特定の MGT ペアでは、レーンをスワップするかどうかを選択できます。 有効なレーンの順序は、0、1、2、3、4、5、6、7 か、または 1、0、3、2、5、4、7、6 となり、 デバイスの上エッジまたは下エッジに対して、この 2 通りの順序の組み合わせ方があります。 ただし、これ以外の順序では無効となります。 この例は x8 コア用に提供されていますが、x1 コアおよび x4 コアにも適用されます。 x1 コアでは、PCI Express レーンが 1 つしかないにもかかわらず、両方の MGT タイルが使用されます。 片方は実際のレーンに使用され、もう片方は使用されませんが、コアにインスタンシエートすることもできます。

特定の MGT タイルでは、GT11_XnYeven は MGT B に割り当てられ、GT11_XnYeven+1 は MGT A に割り当てられます。これは、トランシーバ B は偶数の Y 軸座標に、トランシーバ A は奇数の Y 軸座標にあるということです。 詳細は、次のサイトから『Virtex-4 RocketIO MGT User Guide』 を参照してください。
http://www.xilinx.co.jp/support/mysupport.htm#Virtex-4

x1 コアの例
次は、CORE Generator で生成された FX60-FF1152 デバイスにおける x1 32 ビット コアのデフォルトでの MGT 配置ロケーションの例です。

INST "ep/BU2/U0/pci_exp_1_lane_32b_ep0/plm/v4f_mgt/gt11_by1/GT11_PCIEXP_2_INST" LOC = "GT11_X1Y7" ; # COL 1
INST "ep/BU2/U0/pci_exp_1_lane_32b_ep0/plm/v4f_mgt/gt11_by1/GT11_PCIEXP_2_INST2" LOC = "GT11_X1Y6" ; # COL 1

メモ : パスは、選択したコア名によって異なる場合があります。

タイルをスワップする場合は、CORE Generator の Swap A-B Pairs オプションをオンにしてください。 UCF ファイルでは、PCI Express のレーンに関連した座標を変更してください。 また、GT11_MODE 制約を次のように追加する必要があります。

INST "ep/BU2/U0/pci_exp_1_lane_32b_ep0/plm/v4f_mgt/gt11_by1/GT11_PCIEXP_2_INST" LOC = "GT11_X1Y6" ; # COL 1
INST "ep/BU2/U0/pci_exp_1_lane_32b_ep0/plm/v4f_mgt/gt11_by1/GT11_PCIEXP_2_INST2" LOC = "GT11_X1Y7" ; # COL 1

INST "ep/BU2/U0/pci_exp_1_lane_32b_ep0/plm/v4f_mgt/gt11_by1/GT11_PCIEXP_2_INST" GT11_MODE = B;
INST "ep/BU2/U0/pci_exp_1_lane_32b_ep0/plm/v4f_mgt/gt11_by1/GT11_PCIEXP_2_INST2" GT11_MODE = A;

GT11_MODE 制約がないと、PAR で MGT を正しく配置できません。

pci_exp_1_lane_64b_ep コアまたは pci_exp_4_lane_64b_ep コアを使用している場合は、これらのコアはまだ CORE Generator でサポートされておらず、PCI Express ラウンジから ZIP ファイルで提供され、 これにはコアに入力する 1024 ビットのコンフィギュレーション ベクタがあります。 Swap A-B Pairs オプションは、ビット 509 で設定できます。 これを 1 に設定し、デフォルトのペアをスワップしてください。

x4 コアの例
INST "ep/BU2/U0/pci_exp_4_lane_32b_ep0/plm/v4f_mgt/gt11_by4/GT11_PCIEXP_4_INST" LOC = "GT11_X1Y7" ; # COL 1
INST "ep/BU2/U0/pci_exp_4_lane_32b_ep0/plm/v4f_mgt/gt11_by4/GT11_PCIEXP_4_INST2" LOC = "GT11_X1Y6" ; # COL 1
INST "ep/BU2/U0/pci_exp_4_lane_32b_ep0/plm/v4f_mgt/gt11_by4/GT11_PCIEXP_4_INST3" LOC = "GT11_X1Y5" ; # COL 1
INST "ep/BU2/U0/pci_exp_4_lane_32b_ep0/plm/v4f_mgt/gt11_by4/GT11_PCIEXP_4_INST4" LOC = "GT11_X1Y4" ; # COL 1

メモ : パスは、選択したコア名によって異なる場合があります。

タイルをスワップする場合は、CORE Generator の Swap A-B Pairs オプションをオンにしてください。 UCF ファイルでは、PCI Express のレーンに関連した座標を変更してください。 また、GT11_MODE 制約を次のように追加する必要があります。

INST "ep/BU2/U0/pci_exp_4_lane_32b_ep0/plm/v4f_mgt/gt11_by4/GT11_PCIEXP_4_INST" LOC = "GT11_X1Y6" ; # COL 1
INST "ep/BU2/U0/pci_exp_4_lane_32b_ep0/plm/v4f_mgt/gt11_by4/GT11_PCIEXP_4_INST2" LOC = "GT11_X1Y7" ; # COL 1
INST "ep/BU2/U0/pci_exp_4_lane_32b_ep0/plm/v4f_mgt/gt11_by4/GT11_PCIEXP_4_INST3" LOC = "GT11_X1Y4" ; # COL 1
INST "ep/BU2/U0/pci_exp_4_lane_32b_ep0/plm/v4f_mgt/gt11_by4/GT11_PCIEXP_4_INST4" LOC = "GT11_X1Y5" ; # COL 1

INST "ep/BU2/U0/pci_exp_4_lane_32b_ep0/plm/v4f_mgt/gt11_by4/GT11_PCIEXP_4_INST" LOC GT11_MODE = B;
INST "ep/BU2/U0/pci_exp_4_lane_32b_ep0/plm/v4f_mgt/gt11_by4/GT11_PCIEXP_4_INST2" LOC GT11_MODE = A;
INST "ep/BU2/U0/pci_exp_4_lane_32b_ep0/plm/v4f_mgt/gt11_by4/GT11_PCIEXP_4_INST3" LOC GT11_MODE = B;
INST "ep/BU2/U0/pci_exp_4_lane_32b_ep0/plm/v4f_mgt/gt11_by4/GT11_PCIEXP_4_INST4" LOC GT11_MODE = A;

GT11_MODE 制約がないと、PAR で MGT を正しく配置できません。

pci_exp_1_lane_64b_ep コアまたは pci_exp_4_lane_64b_ep コアを使用している場合は、これらのコアはまだ CORE Generator でサポートされておらず、PCI Express ラウンジから ZIP ファイルで提供され、 これにはコアに入力する 1024 ビットのコンフィギュレーション ベクタがあります。 Swap A-B Pairs オプションは、ビット 509 で設定できます。 これを 1 に設定し、デフォルトのペアをスワップしてください。

上記の例は、別のデバイスおよび x8 コアにも適用できます。

デバイスの MGT ロケーションおよび Swap A-B Pair オプション設定の例
次の 2 つの表に、可能な配置の組み合わせと、XC4VFX60-FF1152 における Swap A-B Pair オプションの設定を示します。 これは、『Virtex-4 RocketIO MGT User Guide』 http://www.xilinx.co.jp/support/mysupport.htm#Virtex-4 に記載されている情報を使用し、FX デバイスすべてに対して作成できます。このマニュアルには、ほかのデバイスの情報も含まれます。

MGT ロケーションの座標と『Virtex-4 RocketIO MGT User Guide』にあるピン情報を使用し、Swap A-B Pair オプションを適用して PCI Express のレーン位置を選択してください。 2 つの表は、昇順および降順のレーン順序を示します。 ボードのレイアウトによって、この順序が決まります。 現在、このコアではこの表に示す GT の配置のみがサポートされることに注意してください。

XC4VFX60-FF1152 Placement Option 1
XC4VFX60-FF1152 Placement Option 1


XC4VFX60-FF1152 Placement Option 2
XC4VFX60-FF1152 Placement Option 2


x1 コアまたは x4 コアでは、この表を使用して配置を決定できます。
AR# 22958
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加