We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 22994

9.2i EDK、Spartan-3E スタータ キット - 「ERROR:Place:848 - Automatic clock placement failed.」 というエラー メッセージが表示される


キーワード : BSB, DCM, Spartan, 500, BUFG, dcm_v1_00_a, dcm_v1_00_b, PAR, MAP

Spartan-3E スタータ キット用の BSB (Base System Builder) デザインを作成すると、次のようなエラー メッセージが表示されます。

''ERROR:Place:848 - Automatic clock placement failed. Please attempt to analyze the global clocking required for this design and either lock the clock placement or area locate the logic driven by the clocks so that the clocks may be placed in such a way that all logic driven by them may be routed. The main restriction on clock placement is that only one clock output signal for any competing Global / Side pair of clocks may enter any region. For further information see the "Quadrant Clock Routing" section in the Spartan-3 E Family Data Sheet."


この問題を回避するには、次の 3 つの方法があります。

- dcm_v1_00_b コアではなく dcm_v1_00_a コアを使用する。

- MAP の -timing オプションを使用する。 Xplorer Script が使用されていると、このオプションがオンになります。
1. [Project] → [Project options] をクリックします。
2. [Hierarchy and Flow] タブをクリックします。
3. [Effort Level to Run FPGA Implementation Tools] プルダウン メニューで [Xplorer Scripts] を選択します。
4. [OK] をクリックします。

- LOC 制約を使用し、DCM および BUFG を手動でロックする。 これには、DCM および BUFG に使用する区画を決定するためのデザインの解析が必要です。

Spartan-3E に関する情報は、次のサイトから Spartan-3E のユーザー ガイドを参照してください。

制約の使用に関する情報は、次のサイトから『制約ガイド』を参照してください。 http://japan.xilinx.com/support/software_manuals.htm

この問題は、ISE の将来のリリースで修正される予定です。
AR# 22994
日付 12/15/2012
ステータス アクティブ
種類 一般