UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 22999

8.1i SP2 Virtex-4 MAP - 「Mapping Design Into LUTs...」というメッセージの直後に「FATAL_ERROR:Map:Portability/export/Port_Main.h」 というエラー メッセージが表示される

説明

キーワード : seg, fault, portability, FIFO, crash, セグメント, エラー, ポータビリティ, 移植性, 停止

8.1i SP1 で正しくインプリメントされた Virtex-4 デザインを MAP で実行すると、ログ ウィンドウに「Mapping Design Into LUTs...」というメッセージが表示された直後に MAP が停止します。

ソリューション

この問題は、8.1i SP2 で導入された FIFO16 の使用に関する警告メッセージに関連しています。 この問題は、8.1i サービス パック 3 で修正されています。 古いバージョンの ISE を使用の場合は、 次のように環境変数を設定することでこの問題を回避できます。

Linux および Solaris
setenv XIL_MAP_DONT_WARN_FIFO_CORES 1

Windows
SET XIL_MAP_DONT_WARN_FIFO_CORES =1

(Xilinx Answer 22462) も参照してください。このアンサーでは FIFO16 の問題が記述されています。

ISE 環境変数設定の一般情報については、(Xilinx Answer 11630) を参照してください。
AR# 22999
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加