UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 23010

8.1i NetGen、タイミング シミュレーション、Virtex-4 - BRAM のシミュレーション ネットリストに EN_ECC_READ および EN_ECC_WRITE 属性が含まれない

説明

キーワード : simulate, SimPrim, BRAM,ECC, write, read, シミュレーション, 書き込み、読み出し

Virtex-4 の BRAM ECC のシミュレーション ネットリストを生成するとき、Netgen 8.1 で EN_ECC_READ および EN_ECC_WRITE 属性が書き出されません。

これにより、D0 レイテンシが不正になります。

ソリューション

Netgen で EN_ECC_READ および EN_ECC_WRITE 属性が TRUE に設定されていると、ECC モードの D0 レイテンシが正しくなります。

この問題は、ISE 8.1i サービス パック 3 で修正される予定です。

AR# 23010
日付 11/17/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加