UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 23028

LogiCORE Viterbi Decoder - Viterbi のコアのレイテンシを計算する方法について

説明

キーワード : forward, error, correction, 転送, エラー, 修正

LogiCORE Viterbi Decoder のさまざまな構成でのレイテンシの計算方法を教えてください。

ソリューション

Core Generator のデータシートに Viterbi Decoder のレイテンシの計算式が記載されています。その場合のレイテンシは、入力データとデコードされたデータ出力間のシンボル入力数です。

次の例の場合のパラメータを示します。

トレースバック長 = 42
制約長 = 7
パンクチャードを使用しないコア : 出力レート = 2
パンクチャード コア : パンクチャー レート = 3/4。このため、punc_input_rate = 3、punc_output_rate = 4 となります。

Viterbi Decoder でレイテンシを削減しない場合

パラレルのパンクチャードを使用しないコア

レイテンシ = 4*traceback_length+constraint_length+output_rate + 10

例 :
レイテンシ = (4*42) + 7 + 2 + 10 = 187。タイミングの最適化を選択した場合は、求めた数に 1 を足します。

シリアルのパンクチャード以外のコア

レイテンシ = 4*traceback_length+constraint_length+4

例 :
レイテンシ = 4*42 + 7 + 4 = 179
シリアルのパンクチャードを使用しないコアの場合、この数はコアへの有効な ND で換算します。 その場合、179 の有効なデータ入力後に、コアの出力に有効なデータがあることを意味します。

シリアルおよびパラレルのパンクチャード コア

レイテンシ = 2*punc_input_rate+4+punc_output_rate/punc_input_rate* (パンクチャード以外のレイテンシ)

パラレルのパンクチャード コアの例 :
レイテンシ = (2*3) +4 + (4/3*187) = 260

外部のパンクチャーは、コアのレイテンシには一切影響しません。


Viterbi Decoder でレイテンシを削減する場合
パラレル コアのみレイテンシを短縮できます。

レイテンシ = 2*traceback_length+constraint_length+output_rate + 13

例 :
レイテンシ = 2*42 + 7 + 2 + 13 = 106

マルチ チャネル レイテンシ

マルチ チャネル コアは常に削減されたレイテンシを使用します。

レイテンシ = 2*traceback_length*channel_count+(constraint_length*channel_count)+output_rate + 13

例 :
チャネルを 2 つと仮定した場合、次のようになります。
レイテンシ = (2*42*2)+ (7*2) + 2 + 13 = 197

トレリス モードのレイテンシ
トレリス モード デコーダのレイテンシは、上記の式と同様ですが、output_rate +1 分だけ削減されます。
これは、コアにブランチ メトリック コスト ユニットがないためです。

例 :
パラレルの場合、レイテンシは 187 です。トレリス モードのレイテンシは、187-(2+1) = 184 となります。


LogiCORE Viterbi Decoder のリリース ノートと既知の問題は、(Xilinx Answer 29448) を参照してください。

AR# 23028
日付 07/01/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加