UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 23035

8.1i FPGA Editor - コンポーネントを編集すると、BitGen で DRC エラーが発生する

説明

キーワード : DCM, MGT, GT, DSP48, BRAM, block RAM, ブロック RAM

FPGA Editor でコンポーネントを編集し、(Xilinx Answer 21667) に示すように trim コマンドを使用すると、多数の DRC エラーが発生して、次のようなエラー メッセージが表示されます。

"ERROR:PhysDesignRules:368 - The signal <u_dcm/u_dcm.PSCLK> is incomplete. The signal is not driven by any source pin in the design."

または、

"ERROR:PhysDesignRules:368 - The signal <MGT0.BREFCLK> is incomplete. The signal is not driven by any source pin in the design."

ソリューション

この問題は、8.1i サービス パック 3 で修正される予定です。
AR# 23035
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加