UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 23055

8.1 System Generator - パイプライン オプションを選択しても convert ブロックの出力コードに違いがない理由

説明

キーワード : MATLAB, Simulink, convert, pipeline, performance, registers, 変換, パイプライン, パフォーマンス, レジスタ

最高のパフォーマンスを得るためにパイプライン オプションを選択しても、convert ブロックの出力コードに違いがないのはなぜですか。

ソリューション

これは既知の問題であり、System Generator 8.1 サービス パック 1 で修正される予定です。

この問題を回避するには、合成でリタイミングまたはレジスタの自動調整を使用してタイミングを向上させてください。
AR# 23055
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加