UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 23111

ChipScope - ChipScope デザインで 2 つのフローを同時にサポートすることは可能か

説明

同じデザインで同時に ChipScope デザインの ChipScope Inserter フローと CORE Generator フローの両方をサポートすることは可能ですか。HDL コードを変更することなく異なる階層レベルの信号にアクセスできるため挿入されている ILA コアと、挿入することができないインスタンシエートされている VIO コアの両方を使用する場合に便利です。

ソリューション

12.1 より、ChipScope CORE Generator フローを使用して PlanAhead/ChipScope フローで ICON および VIO をインスタンシエートし、ILA コアを挿入することができます。

PlanAhead フローで ILA を追加するための手順は次のとおりです。VIO 制御が必要な場合は、まず ISE で CORE Generator フローを使用して VIO および ICON コアを追加する必要があります。この既知の問題はザイリンクス アンサー 15341 を参照してください。

1. PlanAhead プロジェクトを新規作成します。
2. ISE プロジェクトから EDIF または NGD ネットリストを選択します。
3. ISE から NGC を追加し、[Add Directories] を使用して既存の ChipScope コアを含む ipcore_dir フォルダを追加します。





4. [Netlist Design] をクリックするとネットリストが開きます。
5. Project Manager またはウィザードのアイコンから [Set-up ChipScope] をクリックします。



6. [Add Remove Nets] をクリックし監視する信号を追加します。0 個のコアが削除され、1 個のコアが追加されたというサマリが表示されます。



7. ISE ChipScope コアと、PlanAhead で追加した ChipScope コアが表示されているはずです。



PlanAhead フローの詳細は、PlanAhead のチュートリアルを参照してください。

http://japan.xilinx.com/support/documentation/dt_planahead_planahead12-1_tutorials.htm
AR# 23111
日付 12/17/2010
ステータス アクティブ
種類 既知の問題
ツール
  • ChipScope Pro - 12.1
  • ChipScope Pro - 12.2
  • ChipScope Pro - 12.3
  • ChipScope Pro - 13.1
このページをブックマークに追加