UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
このページをブックマークに追加
  1. ザイリンクス - All Programmable
  2. サポート
  3. AR# 2312: 4.1i XC4000 MAP -「ERROR: baste:125 - The RLOC value of "R62C2.FFY" on CLB...in RPM...The design is too large for the given device and package」というエラー メッセージが表示される

AR# 2312

4.1i XC4000 MAP -「ERROR: baste:125 - The RLOC value of "R62C2.FFY" on CLB...in RPM...The design is too large for the given device and package」というエラー メッセージが表示される

説明

キーワード : MAP, fit, optimize, CORE Generator, COREGen, フィット, 最適化

重要度 : 重要

概要 :
MAP で次のようなエラーが発生します。

ERROR: baste:125 - The RLOC value of "R62C2.FFY" on CLB .... in RPM ....'.
The design is too large for the given device and package.
Please check the Design Summary section for more information.
If your design requires more CLBs and/or IOBs that the current target device, choose a new device accordingly. Alternatively, you may try to redesign your logic so that it does not require as many resources.

メモ : デザインがターゲット デバイスにフィットしなくても、NCD ファイルでは必要に応じてタイミングおよびマップ解析ができます。

ソリューション

1

使用中のターゲット デバイスを使用しなければならない場合、次のような対策をお勧めします。

1. -r コマンド ライン オプションを使用し、レジスタ命令をオフにします。 物理的にマップされたデータ レジスタ フリップフロップを削除すると、マップの柔軟性が高まり、さらにたくさんのロジックがデザインにフィットするようになります。

2. 環境変数 LATE_BUS_PAIRS を設定します。たとえば、SPARCstations で「setenv LATE_BUS_PAIRS」と入力します。

MAP によるフリップフロップ/TBUF の配置を無効にし、PAR で処理するようにします。これにより、MAP の柔軟性が増しますが、 今度は PAR で問題が生じる可能性があります。

3. 環境変数 NOFMAPS を設定します。たとえば、SPARCstations で「setenv NOFMAPS」と入力します。

これにより、MAP ですべてのユーザー マップ情報 (FMAP および HMAP) が無視されます。 デザインにマップされたキャリー ロジックが含まれている場合、NOFMAPS はお勧めできません。

4. -pr i|o|b (-pr b など) オプションを使用し、フリップフロップを IOB (入力、出力、または両方) にマージします。 これにより、使用する CLB 数が減ります。

5. -os area オプションを使用し、デザインを最適化します。**

6. -oe high オプションを使用し、高エフォート レベルでデザインを最適化します。**

7. -k を使用し、適用できる 5 入力ファンクションにロジックをマップします。

** 5 および 6 を実行した場合、タイミング シミュレーションで一部のネットを使用できない場合があります。

2

デザインに LOC または RLOC などのロケーション制約が設定されたロジックが含まれている可能性があります。これらの制約は、ターゲット デバイスで使用可能な CLB の行数を超える行数にロジックを制約してしまいます。 つまり、そのマクロはターゲット デバイスよりも大きくなってしまうわけです。

対処策として次のようなオプションがあります。

1. さらに大きなデバイス (行数の多いもの) をターゲットにする。

2. LOC 制約によるエラーであれば、制約を削除し、やり直します。 ただし、この場合、パフォーマンスに影響を与え、デザインの配線が困難になることがあります。

3. RLOC 制約によるエラーであれば、MAP を実行するときに -ir オプションを指定します。これにより、MAP による RPM 生成で RLOC が使用されません。 この場合でも、パフォーマンスに影響を与えるか、デザインの配線が困難になることがあります。

4. 場合によっては、2 つ以上の同じタイプのコアと追加ロジックを使用して同じ機能をインプリメントすることもできます。 たとえば、乗算器はデータ幅で分割され、2 つ以上の乗算器が並行してデータを処理します。
AR# 2312
日付 08/20/2003
ステータス アーカイブ
種類 一般