UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 23136

8.1i NetGen - SDF ファイルを使用してシミュレーションを実行すると IDELAY コンポーネントの遅延値が不正になる

説明

キーワード : timing, netlist, place, route, delay, x_idelay, idelay, trce, TRACE, TRCE, タイミング, ネットリスト, 配置, 配線, 遅延

IDELAY コンポーネントの値が、TRCE レポートの値と一致しません。

NetGen で示される値は、TRCE レポートの値よりも非常に大きくなっており、 矛盾しています。


ソリューション

これは、NetGen と TRCE 間のタイミング相関関係の問題で、 TRCE からの値が正しいものです。

この問題に対するパッチが ISE 8.1 sp3 です。 パッチは次のサイトから入手できます。http://www.xilinx.com/txpatches/pub/applications/misc/225145.zip

この問題は、今後のリリースで修正される予定です。
AR# 23136
日付 11/17/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加