UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 23188

8.1i Virtex-4 モジュール デザイン - MAP で「ERROR:LIT:249 - CASCADEINB pin of RAMB16」というエラー メッセージが表示される

説明

キーワード : Hierarchical, Partial Reconfiguration, RAMB16, DSP, 階層, パーシャル リコンフィギュレーション

モジューラ デザイン フローを使用したデザインで MAP を実行すると、次のようなエラー メッセージが表示されます。

"ERROR:LIT:249 - CASCADEINB pin of RAMB16 symbol
"memory_0/physical_group_ram_0/N10347/ram_0/BU103" can be sourced only from a
CASCADEOUTB of a different RAMB16. Also, the CASCADEOUTB pin on a RAMB16 can
source only a single CASCADEINB pin of a different RAMB16."

この RAM から CASCADEINB ピンへの接続はありません。また、通常のフラット デザイン フローで MAP を実行すると、このエラーは発生しません。 この問題の回避策を教えてください。

メモ : ソリューションはモジューラ デザイン フローを使用しているデザインにのみ有効です。


ソリューション

この問題は、将来のソフトウェア リリースで修正される予定です。 現在のソフトウェア リリースでこの問題を回避するには、環境変数 XIL_MAP_SKIP_LOGICAL_DRC を設定してください。 この環境変数は、ここに記載した問題の回避にのみ使用し、その他のデザインをインプリメントする場合は削除してください。

環境変数の設定については、(Xilinx Answer 11630) を参照してください。
AR# 23188
日付 12/15/2012
ステータス アーカイブ
種類 一般
このページをブックマークに追加