AR# 23228

Spartan-3/-3E/-3A/-6 BUFGMUX - BUFGMUX のセレクト/イネーブル信号のセットアップ タイム

説明

BUFGMUX のセレクト ピン (S) のセットアップ タイムを教えてください。

ソリューション


『Spartan-3 FPGA Generation User Guide』および『Spartan-6 FPGA Clocking User Guide』の両方で、BUFGMUX セクションが次のように記載されています。

"The select line can change at almost any time, independent of the clock states or transitions. The only exception is a short setup time prior to a Low-to-High transition on the selected clock input, which can result in an undefined runt pulse output."(訳 : セレクト ラインは、クロック ステート マシンや遷移に関係なく、ほぼいつでも変更できます。ただし、選択したクロック入力が Low から High に遷移する前に短いセットアップ タイムがあり、これが原因で未定義のラント パルス出力になる可能性があります。)

セレクト ピン (S) のセットアップ タイムは、各デバイスのデータシートまた Timing Analyzer または TRCE で Tgsi0 および Tgsi1 としてレポートされます。 この値は、データ対クロック パス解析の一部としてレポートされます。たとえば、OFFSET IN 制約が適用される場合に次のようにレポートされます。

Clock Path Delay: -1.035ns (Levels of Logic = 2)

Clock Uncertainty: 0.000ns



Data Path: Select_line to BUFGMUX_1

Delay type Delay(ns) Logical Resource(s)

---------------------------- -------------------

Tiopi 1.686 Select_line

Select_line_IBUF

net (fanout=1) 1.344 Select_line_IBUF

Tgsi0 0.522 Delay has no logical resource correlation.

---------------------------- ---------------------------

Total 3.552ns (2.208ns logic, 1.344ns route)

(62.2% logic, 37.8% route)



Clock Path: CLKIN_1 to BUFGMUX_1

Delay type Delay(ns) Logical Resource(s)

---------------------------- -------------------

Tiopi 1.349 CLKIN_1

CLKIN_1_IBUFG

net (fanout=1) 0.488 CLKIN_1_IBUFG

Tdcmino -3.463 DCM_1

net (fanout=2) 0.591 CLK0_1

---------------------------- ---------------------------

Total -1.035ns (-2.114ns logic, 1.079ns route)



--------------------------------------------------------------------------------

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
46791 Spartan-6 FPGA デザイン アシスタント - 一般的なデバイスの問題のトラブルシュート N/A N/A
AR# 23228
日付 02/06/2013
ステータス アクティブ
種類 一般
デバイス 詳細 概略