UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 23269

NetGen - "INFO:NetListWriters:633 - The generated Verilog netlist contains Xilinx SIMPRIM simulation primitives... "

説明

キーワード : 8.1i, NetGen, 635, vhdl

シミュレーション ネットリストの生成中に次のようなメッセージが表示されます。

INFO:NetListWriters:633 - The generated Verilog netlist contains Xilinx SIMPRIM
simulation primitives and has to be used with SIMPRIM simulation library for
correct compilation and simulation.

INFO:NetListWriters:635 - The generated VHDL netlist contains Xilinx SIMPRIM
simulation primitives and has to be used with SIMPRIM library for correct
compilation and simulation.

このメッセージはどういう意味ですか。

ソリューション

このメッセージ内容は、生成されたネットリストのシミュレーション プリミティブは SIMPRIM ライブラリにあり、変換後、マップ後および PAR 後のシミュレーションに使用できるということです。

これは単に、シミュレーション前にすべてのライブラリをマップおよびコンパイルする必要があることを伝えるメッセージです。

シミュレーション用にザイリンクス ライブラリをコンパイルする方法の詳細は、『合成/シミュレーション デザイン ガイド』 の 「CompXLib」 を参照してください。

http://www.xilinx.co.jp/support/software_manuals.htm
AR# 23269
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加