UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 23276

8.1i MAP - DIFF_SSTL18_II I/O 規格を使用した OBUFDS でロジックのリセット時に出力が反転されません

説明

キーワード : SRVAL, complementary single ended, CSE, MAP

FPGA Editor で DIFF_SSTL18_II OBUFDS のインプリメントを確認すると、レジスタの SRVAL が両方とも同じ値に設定され、P 側と N 側が同じ値になるため、リセットのステートが不正になります。 これはなぜですか。

OBUFDS を使用したコンプリメンタリ単一終端 I/O 規格 (DIFF_SSTL18_II など) を使用すると、レジスタが複製され、MAP 時に差動ペアに対するP 信号と N 信号を生成します。 ただし、レジスタを複製した場合は SRVAL が同じ値に設定されます。 その結果、リセットされたときに P 側と N 側が同じ値になり、不正となります。

ソリューション

この問題を回避するには、FGPA Editor から SRVAL を手動で設定します。

この問題は、ISE 8.2i で修正されています。
AR# 23276
日付 05/05/2009
ステータス アーカイブ
種類 一般
このページをブックマークに追加