UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 23277

FPGA I/O - High に駆動した FPGA 出力をグランド、Low に駆動した出力を VCC にショートさせることができる時間について

説明

キーワード : short circuit, IO, Vcc, low, current, sink, source, ショート回路, グランド, 電流, シンク, ソース

ザイリンクス データシートには、I/O ショート回路の仕様が記述されていません。 High に駆動した FPGA 出力をグランド、Low に駆動した出力を VCC にどのくらいの時間ショートさせることができますか。 Spartan/Virtex FPGA は、このような状態に耐えられますか。

ソリューション

これは、どのデザインでも回避すべき状態です。 I/O ショート回路テストまたはその他のショート回路テストは、デバイスのテスト セットに含まれていませんので、 このようなテスト ケースは避けることをお勧めします。

過去には、デバイスの特性評価または信頼度予測を目的としたものではなく、Virtex/Spartan ファミリで出力を最大の駆動電力でプログラムし、さまざまな I/O をグランドまたは VCC にショートさせたテストが行われていました。 これらのテストでは、ザイリンクス FPGA は最高で 120mA まで破損なくシンクまたはソースされていますが、 さまざまなロットやファブのプロセスとの関係は、検証されていません。 この状態は、目に見える破損なく何週間も維持されていました。 このテストで使用されたデバイスの欠陥や劣化は解析されていません。
AR# 23277
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加