UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 23302

9.1i EDK - 定数値に信号を設定する方法について

説明

MHS, Verilog, vector, bus, pcore, バス

MHS ファイルで定義した信号を定数値に設定する方法を教えてください。

ソリューション

MHS ファイルで次のように定数値を割り当てることができます。

PORT const1 = 0b1010
PORT const2 = 0xC

次のコードは、MHS ファイルの一部です。

BEGIN util_vector_logic
PARAMETER INSTANCE = bit_inv_1
PARAMETER HW_VER = 1.00.a
PARAMETER C_OPERATION = not
PARAMETER C_SIZE = 1
PORT Op1 = 0b1010
PORT Res = int_ref_sel
END

詳細は、次のサイトから「プラットフォーム仕様フォーマット」を参照してください。
http://japan.xilinx.com/ise/embedded/edk_docs.htm
AR# 23302
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加