UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 23321

MIG v1.7 - MIG で生成されたコントローラのシミュレーション設定 (テストベンチおよび DO スクリプトの変更方法)

説明

キーワード : Memory Interface Generator, シミュレーション, テストベンチ, スクリプト, メモリ インターフェイス ジェネレータ

MIG v1.7 コントローラでは Verilog テストベンチと ModelSim DO スクリプトが提供されていますが、 提供されているファイルを使用してシミュレーションを実行すると、シミュレーションが完了しません。 生成された MIG コントローラでシミュレーションを実行するにはどのような変更が必要ですか。

ソリューション

MIG v1.7 コントローラで提供されるテストベンチおよび ModelSim DO スクリプトは、コントローラのシミュレーションの開始点として提供されており、両方のファイルに変更を加える必要があります。

テストベンチは、メモリ インターフェイスに一致する変更する必要があります。 MIG デザインの最上位は、適切なサードパーティのメモリ モデルに接続します。 たとえば、MIG コントローラが 64 ビット幅で 8 つのコンポーネントが含まれている場合、テストベンチにメモリ モデルのインスタンシエーションを 8 つ含め、ポートを最上位 MIG インスタンシエーションに適切に接続します。 テストベンチにより必要なクロックおよびリセットが生成されます。 テストベンチ クロック周波数は、MIG で生成されたコントローラ周波数 (ターゲット周波数) と一致するように修正する必要がある場合があることに気をつけてください。

シミュレーション DO スクリプトにも、変更が必要です。 vsim コマンドを実行する前に、MIG で生成されたすべての RTL ファイル、テストベンチ、メモリ モデル、glbl.v ファイルをコンパイルしてください。 vsim コマンドには、+notimingchecks オプションを使用します。 また、シミュレーションを 200μs 以上実行し、初期化と調整が完了するようにします。 次に、DO スクリプトの例を示します。

vlib work
##The following line to compile the parameters file should be removed for Virtex-5 designs
vlog "../rtl/mem_interface_top_parameters_0.v"
vlog "../rtl/*.v"
vlog "ddr2.v"
vlog "glbl.v"
vlog "ddr2_test_tb.v"
vsim -t ps +notimingchecks -L unisims_ver work.ddr2_test_tb glbl
view wave
add wave *
view structure
view signals
run 250us

シミュレーション スクリプト ファイルの詳細は、生成されたデザインの sim ディレクトリの Readme.txt ファイルに記載されています。

MIG v2.0 リリース (9.2i IP アップデート 2) からは、MIG 生成のデザインと一致し、ModelSim の DO スクリプトを含むシミュレーション ファイルが提供されています。 デザイン例をシミュレーションするために修正する必要はありません。
AR# 23321
日付 11/08/2011
ステータス アーカイブ
種類 一般
このページをブックマークに追加