UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 23421

8.2i Floorplan Editor Virtex-4/-5 - グローバル ロジック コンポーネント (RAM、PPC、DCM など) を固定 (LOC) できない

説明

キーワード : location, bank, resources, tooltips, DRC, VCCO, ロケーション, 制約,バンク, リソース, ツール ヒント

[Create Area Constraints] または [Assign Package Pins] を実行して [Floorplan] タブ、または [Package] タブで I/O ピンを固定する場合、 [Distribute Down]、[Distribute Up]、[Distribute Right]、[Distribute Left] のいずれを選択しても配置が実行されません。 1 度配置すると、削除しない限り移動もできません。 ほかのタイプのデバイス リソース (BUFR、BUFIO、IDELAYCTRL、GTP_DUAL、PCIE、 TEMAC など) でも同様の問題があります。

ソリューション

この問題を回避するには、エレメントを 1 つずつ配置するか、テキスト エディタを使用して制約を作成します。

または、[Design Objects] タブを使用し、 フィルタを [ALL] に設定して、コンポーネントを配置するロケーションを手動で入力してもこの問題を回避できます。

この問題は、最新版の 8.2i サービス パックで修正されています。サービス パックは次のサイトから入手できます。 http://japan.xilinx.com/xlnx/xil_sw_updates_home.jsp
この修正は、8.2i サービス パック 2 以降に含まれます。
AR# 23421
日付 01/18/2010
ステータス アーカイブ
種類 一般
このページをブックマークに追加