UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 23423

8.2i Virtex-5、クロスプローブ - 完全なパスが [Floorplan-Implemented] タブに表示されない

説明

キーワード : cross, probing, show, path, offset, clock, data, missing, net, クロス, プローブ, 表示, パス, オフセット, クロック, データ, ネット

[Analyze Post-Place & Route Static Timing] を実行した後に、[Timing] タブまたはタイミング レポートでパスを選択し、右クリックで [Cross-Probe to Floorplan-Implemented] を選択した場合に、完全なパスが [Floorplan-Implemented] タブに表示されません。

ソリューション

Floorplanner または FPGA Editor を使用するとパスは表示できます。

この問題は、最新版の 8.2i サービス パックで修正されています。サービス パックは次のサイトから入手できます。

http://www.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp

この修正は、8.2i サービス パック 1 以降に含まれます。
AR# 23423
日付 01/18/2010
ステータス アーカイブ
種類 一般
このページをブックマークに追加