AR# 23686

|

LogiCORE Block Memory Generator v2.1 - Virtex-4 RAMB16 VHDL UniSims - 不正な競合ビヘイビア (DOA が CLKB で変更)

説明

キーワード : CORE, COREGen, CORE Generator, IP, update, 8.2i, ip1_im, mem, memory, asyncn, asymmetric, non-symmetric, block RAM, RAMB, BRAM, RAMB16, RAMB, v2.1, アップデート, メモリ, 非対称, ブロック

非対称コンフィギュレーションの Block Memory Generator コアをシミュレーション中、RAMB16 プリミティブの DOUTA が CLKB の立ち上がりエッジで不正に変更してしまいます。 これは、競合エラーを招く可能性があります。

ソリューション

この問題は現在調査中です。

この問題のステータスを確認するには、ザイリンクス テクニカル サポートのウェブ ケースを開いてください。
http://www.xilinx.co.jp/support/techsup/tappinfo.htm
AR# 23686
日付 12/15/2012
ステータス アクティブ
種類 一般
People Also Viewed