AR# 24061

|

LogiCORE Block Memory Generator v2.2 - メモリが不正な書き込みモードで生成されると予期しないデータが出力される

説明

キーワード : CORE, COREGen, CORE Generator, IP, update, 8.2i, ip2_im, mem, memory, asynch, asymmetric, nonsymmetric, non-symmetric, block RAM, RAMB, BRAM, RAMB16, RAMB, simulation, UniSim, SimPrim, unisims, simprims, NetGen, sdf, v2.2, write, mode, read_first, write_first, アップデート, メモリ, 非同期, 非対称, シミュレーション, 書き込み, モード

Block Memory Generator Core から生成されたメモリのビヘイビアは、書き込みモードが [No Change] また [Write First] に設定されていても、[Read First] になります。 この問題は、シングル ポート RAM のコンフィギュレーションで Virtex-5 をターゲットにし、ネットリストで RAMB36 SDP_EXP プリミティブが使用されているときのみに発生します。

この問題が原因で、ビヘイビア モデルと MAP 後のシミュレーションの出力データに不一致が発生します。

ソリューション

Block Memory Generator v2.3 のこの問題は、ISE 8.2i IP アップデート #3 で修正されています。
最新版の IP アップデートをインストールし、最新版のコアを再生成してください。




AR# 24061
日付 12/15/2012
ステータス アクティブ
種類 一般
People Also Viewed