UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 24288

9.2.00 System Generator for DSP - 共有メモリまたは共有 FIFO ブロックをデザインで使用しているとき、タイムアウト エラーが出る理由

説明

キーワード : MATLAB, Simulink, read, write, memories, time, out, size, limit, 8.1, 8.1.01, 8.2, 8.2.01, 9.1, 9.2, 読み出し, 書き込み, 共有, メモリ, タイム, アウト, サイズ, 制限

共有メモリまたは共有 FIFO ブロックをデザインで使用しているとき、タイムアウト エラーが出るのは何故ですか。

共有メモリ書き込みブロックは共有 FIFO オブジェクトでストレージが利用できるようになるまで待機します。ストレージの大きさは (ワード数など) データ入力ポートを駆動する信号のサイズによります。

ソリューション

タイムアウト エラーは、共有メモリ ブロックの使用制限の結果として発生します。ブロックkは Hardware in the Loop (HITL) フリー ラニング モードで使用する必要があります。

共有レジスタおよび共有メモリの使用については (Xilinx Answer 23206) を参照してください。
共有メモリのサポート情報については (Xilinx Answer 24290) を参照してください。

9.2.01 でのエラー メッセージはわかりやすくなていますが、同じ要件を満たす必要があります。
AR# 24288
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加