UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 24582

Virtex-5 コンフィギュレーション エラッタ - リコンフィギュレーションするとコンフィギュレーションが不正になる

説明

キーワード : LUT, combinatorial, feedback, loop, 組み合わせ, フィードバック, ループ

コンフィギュレーション済みの Virtex-5 LX/LXT/SXT ES (エンジニアリング サンプル) デバイスを別のビットストリームを使用してリコンフィギュレーションすると、スタティックな LUT の入力が反転されてしまうことがあります。

ソリューション

次の 2 つの状況が続けて発生する場合、Virtex-5 ES デザインに含まれる LUT が正しく初期化されない可能性があります。

1. レジスタの付いていない組み合わせフィードバック ループを含む Virtex-5 ES デザインが FPGA にプログラムされている。
2. 新しいデザインまたは変更を加えたデザインでこの組み合わせフィードバック ループの接続が解除されており、このデザインを FPGA に読み込む。

このような場合、デバイスのリコンフィギュレーションで電源をオフにして再びオンにする必要があります。 このエラッタは、Virtex-5 LX/LXT/SXT プラットフォーム の ES デバイスのみに適用されます。

このエラッタが適用される特定の Virtex-5 デバイスに関する情報は、次のサイトを参照してください。
http://japan.xilinx.com/xlnx/xweb/xil_publications_index.jsp?category=Errata
AR# 24582
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加