UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 24955

ML505 - ML505 ZBT SRAM クロックのシグナル インテグリティの問題

説明

キーワード : SI, duty, cycle, clk, デューティ, サイクル, クロック

UCF ファイルの sram_clk ピンのシグナル インテグリティが最適化されていないため、ZBT メモリで断続的にエラーが発生します。

ソリューション

ML505 UCF を次のように変更してください。

NET sram_clk IOSTANDARD を次のように変更します。

変更前 :
NET sram_clk IOSTANDARD = LVDCI33 ;

変更後 :
NET sram_clk IOSTANDARD = LVCMOS33 | DRIVE = 12 | SLEW = FAST;

メモ : その他の ML505 ボードの問題については、ML505 に関するアンサーを検索してください。

この問題は、最新版の EDK 9.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp
この修正は EDK 9.1i サービス パック 1 以降に含まれます。
AR# 24955
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加