UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 25271

MIG v1.72 - Virtex-4 DDR2 SDRAM のダイレクト クロッキング デザインでは、 ユーザー インターフェイス イネーブル、データ、およびデータ マスク信号は、初期化が完了するまで Low に保持される必要がある

説明

キーワード : Memory, Interface, Controller, APP_AF_WREN, APP_WDF_WREN, APP_WDF_DATA, APP_MASK_DATA, 1.7, メモリ, インターフェイス, コントローラ

Virtex-4 DDR2 SDRAM ダイレクト クロッキング デザインでは、初期化/キャリブレーション中のユーザー インターフェイス信号に対する要件があります。 withtb デザインに含まれるテストベンチ モジュールはこれらの要件に従っていますが、 テストベンチ モジュールが 削除され (withouttb デザイン)、デザインがユーザー アプリケーションに接続されている場合、これらの要件を手動で満たす必要があります。

ソリューション

MIG で生成されたデザイン内の書き込みデータ FIFO は、キャリブレーション中に使用されるデータ パターンまたは通常の動作中に使用される書き込みデータの保存に使用されます。 キャリブレーションのデータ パターンは、リセットがディアサートされた後のスタートアップ時に、FIFO に書き込まれます。 リソースを削減し、タイミングを向上するには、FIFO の入力をユーザー書き込みデータおよびデータ パターンの論理 OR で駆動します。

その結果、ユーザー インターフェイス信号は正しいキャリブレーション パターンが FIFO に書き込まれるように、Low に保持される必要があります。 キャリブレーション後、キャリブレーション ステート マシンからのすべての信号は Low に保持され、ユーザー インターフェイスの値が FIFO に正しく書き込まれます。

Low に保持する必要のあるユーザー インターフェイス信号を次に示します (_top_0.v モジュール レベルから)。 これらの信号は、キャリブレーション/初期化が完了 (init_done がアサート) するまで Low に保持する必要があります。

input APP_AF_WREN, -- init_done がアサートされるまで Low に保持
input APP_WDF_WREN, -- init_done がアサートされるまで Low に保持
input [(`dq_width*2)-1:0] APP_WDF_DATA, -- init_done がアサートされるまで Low に保持
input [(`dm_width*2)-1:0] APP_MASK_DATA, -- init_done がアサートされるまで Low に保持

output init_done, -- 初期化が完了すると信号がアサートされる
AR# 25271
日付 04/06/2009
ステータス アーカイブ
種類 一般
このページをブックマークに追加