AR# 25441

Virtex-5 Embedded Tri-mode Ethernet MAC Wrapper v1.3 - 9.2i IP アップデート 1 (9.2i_IP1) のリリース ノートおよび既知の問題

説明

キーワード : Virtex-5, TEMAC, tri-speed, patch, installation, instruction, v1.3, ip1_jm, IP Update 1, LXT, トライスピード, パッチ, インストール, 手順, IP アップデート 1

このアンサーでは、9.2i IP アップデート 1 でリリースされた LogiCORE Embedded Tri-mode Ethernet MAC Wrapper v1.3 のリリース ノートを示します。内容は次のとおりです。

- 一般情報
- 新機能
- 修正点
- 既知の問題

インストール手順およびデザイン ツール要件は、(Xilinx Answer 25222) を参照してください。

ソリューション

一般情報

- Virtex-5 LXT Tri-Mode Ethernet MAC の HDL ラッパ ファイルの自動生成をサポート
- ユーザー コンフィギュレーション可能な Ethernet MAC 物理インターフェイス (GMII, MII、RGMII、SGMII および 1000Base-X PCS/PMA コンフィギュレーションがサポート) をインスタンシエート
- FIFO ベースのサンプル デザインを提供
- 選択されたコンフィギュレーションのデモ テストベンチを提供

新機能

- ISE 9.2i をサポート

- ユーザー制約を UCF ファイルにまとめ、NGCBUILD プロセスを簡略にしました。

- GMII および RGMII 入力遅延を変更しジッタ パフォーマンスを改善。 固定モードの IODELAY がデータ入力およびクロック入力の両方にインスタンシエートされました。 ユーザーは UCF ファイルで遅延値を指定する必要があります。

問題修正

- ありません

既知の問題

- 1000BASE-X または SGMII を使用するデザインの場合、Virtex-5 LXT および SXT ES シリコンでタイミングを満たすため、デバイスと GTP 間の送信信号にレジスタを付けて、固定する必要があります。 これらのレジスタは製品シリコンでは必要がなく、v1.2 または v1.3 のコアには含まれていません。 以前のバージョン v1.1 のコアには含まれています。 詳細は、(Xilinx Answer 24165) を参照してください。

- Virtex-5 のタイミング シミュレーションで送信データの不一致のためシミュレーションできない場合があります。 詳細は、(Xilinx Answer 24729) を参照してください。
AR# 25441
日付 12/15/2012
ステータス アクティブ
種類 一般