You are using a deprecated Browser. Internet Explorer is no longer supported by Xilinx.
ソリューション
製品
サポート
ソリューション
製品
サポート
各業界向けのソリューション
航空宇宙/高信頼性製品
戻る
航空宇宙/防衛
概要
アビオニクス/UAV
デジタル レーダー/EW
軍用通信と衛星通信
宇宙
オートモーティブ
戻る
オートモーティブ
概要
ADAS
自動運転
電動化とネットワーク
車載システム
ブロードキャストと業務用 A/V
戻る
ブロードキャストと業務用 A/V
概要
AV over IP
カメラ
コンバーターおよび KVM
エンコーダー/デコーダー
プロフェッショナル オーディオ システム
業務用ディスプレイ/サイネージ
プロジェクション システム
ルーター/スイッチャー
サーバーおよびストレージ
伝送および変調
ビデオ会議システム
ビデオ プロセッシング カード
民生電子機器
戻る
民生電子機器
概要
多機能プリンター
スーパーハイビジョン テレビ
データセンター
戻る
データセンター
概要
計算用ストレージ
データベースおよびデータ分析
金融テクノロジ
高性能コンピューティング
ネットワーク アクセラレーション
ビデオおよび画像処理
エミュレーション/プロトタイピング
戻る
エミュレーション/プロトタイピング
概要
ASIC のエミュレーション
FPGA ベースのプロトタイピング
産業用機器
戻る
産業機器
概要
3D プリンターと積層造形技術
ヒューマン マシン インターフェイス
I/O モジュールおよびスマート センサー
IIoT ゲートウェイとエッジ アプライアンス
IIoT エッジ ノードを使用する産業用制御
マシンおよびコンピューター ビジョン
駆動装置およびモーター制御
ロボット産業
スマート グリッド
電車/鉄道
ビデオ監視システム
ヘルスケア / 医療機器
戻る
ヘルスケア / 医療機器
概要
医療施設用除細動器および自動体外式除細動器 (AED)
診断および臨床用の内視鏡画像処理
ヘルスケア AI
CT、MRI、PET 医療画像処理
医療用超音波画像処理
マルチパラメーター患者モニターと心電図 (ECG)
その他の医療機器
ロボット支援手術
医療機器の安全性/セキュリティ/パートナー ソリューション
テストおよび計測機器
戻る
テストおよび計測機器
概要
半導体自動テスト装置
テストおよび測定装置
ワイヤード/ワイヤレス テスト装置
ワイヤード/ワイヤレス 通信
戻る
ワイヤード/ワイヤレス 通信
概要
ネットワーク セキュリティ
テレコム アクセラレーション
テレコミュニケーション
ワイヤレス
テクノロジー別ソリューション
AI 推論の高速化
戻る
AI 推論の高速化
ザイリンクス AI の利点
ザイリンクス AI ソリューション
ザイリンクス AI で開発を開始
アクセラレーション アプリケーション
戻る
アクセラレーション アプリケーション
ザイリンクス アプリ ストア
リファレンス アプリ
ソリューション
製品
サポート
製品カテゴリ
デバイス
戻る
デバイス
シリコン デバイス
ACAP
FPGA および 3D IC
SoC、MPSoC、RFSoC
コスト重視製品ポートフォリオ
ボードとキットの評価
戻る
ボードとキットの評価
ボードとキット検索
評価ボード
System-on-Modules (SoM)
FPGA メザニン カード
ボードとキットの付属品
アクセラレータ
戻る
アクセラレータ
データセンター アクセラレータ カード
計算用ストレージ
SmartNIC アクセラレータ
テレコム アクセラレータ
イーサネット アダプター
戻る
イーサネット アダプター
8000 シリーズ イーサネット アダプター
X2 シリーズ イーサネット アダプタ
ソフトウェア開発
戻る
ソフトウェア開発ツール
Vitis™ ソフトウェア プラットフォーム
Vitis™ AI
Vitis™ アクセラレーション ライブラリ
レガシ ツール
ソフトウェア開発リソース
開発者サイト - developer.xilinx.com
ザイリンクスのアクセラレータ プログラム
ザイリンクス コミュニティ ポータル
ハードウェア開発
戻る
ハードウェア開発ツール
Vivado® Design Suite
IP
System Generator
MATLAB & Simulink アドオン
ハードウェア開発リソース
シリコン評価ボード
デザイン ハブ
デザインおよびデバッグ ブログ
エンベデッド開発
戻る
エンベデッド開発
エンベデッド ソフトウェア/エコシステム
Xilinx Wiki デザイン サンプル
Xilinx GitHub
ザイリンクス コミュニティ ポータル
コア テクノロジ
戻る
コア テクノロジ
コア テクノロジ一覧
3D IC
コンフィギュレーション ソリューション
コネクティビティ
デザイン セキュリティ
DSP
DFX (Dynamic Function eXchange)
イーサネット
機能安全
高速シリアル
機械学習
メモリ
画像処理向け MIPI コネクティビティ
PCI Express
消費電力削減
プロセッシング ソリューション
RF サンプリング
シグナル インテグリティ
システム モニター/XADC
アクセラレーション アプリケーション
戻る
アクセラレーション アプリケーション
ザイリンクス アプリ ストア
リファレンス アプリ
品質と信頼性
ザイリンクスの品質
Powered By Xilinx
ソリューション
製品
サポート
サポートおよびサービス
サポート
戻る
サポート
サポート ホームページ
ナレッジ ベース
資料
コミュニティ フォーラム
サービス ポータル
デザイン ハブ
Versal ACAP デザイン プロセス資料
ダウンロードとライセンス
サービス
戻る
サービス
トレーニング
ダウンロードとライセンス
製品の返品
ユニバーシティ プログラム
パートナー デザイン サービス
採用情報
会社概要
戻る
会社概要
事業概要
役員紹介
IR 情報
ザイリンクス ベンチャー
地域社会への貢献
企業責任
コーポレート ブリーフィング センター
採用情報
パートナー
戻る
パートナー
ザイリンクス パートナー プログラム概要
アクセラレータ パートナー プログラム
Alveo アクセラレータ カード パートナー ネットワーク
デザイン サービス パートナー
すべてのエコシステム パートナー
お問い合わせ
戻る
お問い合わせ
お問い合わせ
販売代理店に問い合わせ
日本法人について
販売代理店
ニュースルームおよびメディア
ニュースルーム
プレス リリース
メディア キット
ウェビナー
ビデオ ポータル
Powered By Xilinx
コミュニティ
ザイリンクス ブログ
イベント
コミュニティ フォーラム
ショッピング カート
Sub Total
送料
Calculated at Checkout
税
Calculated at Checkout
Secure Checkout
Your cart is empty
Looks like you have no items in your shopping cart.
Click here
to continue shopping
アカウント
ログイン | 登録
サイン アウト
検索
すべて
シリコン デバイス
ボードとキット
IP
サポート
資料
ナレッジ ベース
コミュニティ フォーラム
パートナー
ビデオ
プレス リリース
検索
サポート
AR# 2554: NC-Verilog - How do I compile Xilinx simulation libraries for NC-Verilog? (Verilog)
AR# 2554
更新を電子メールで連絡
|
購読解除
NC-Verilog - NC-Verilog 用にザイリンクス シミュレーション ライブラリをコンパイルする方法 (Verilog)
説明
ソリューション
説明
キーワード : SimPrim, UniSim, COREGen, Verilog, LogiBLOX, compile, library, コンパイル, ライブラリ
NC-Verilog の場合、HDL ライブラリはコンパイルしてから、デザイン シミュレーションのために使用する必要があります。 その理由は、実行スピードが速くはり、メモリも効率よく使えるからです。
ソリューション
1
6.1i および 5.1i/5.2i デザイン ツールの場合
COMPXLIB を使ってライブラリをコンパイルします。 COMPXLIB の詳細については、
(Xilinx Answer 15338)
を参照してください。
6.1i リリースでは、COMPXLIB で NC-Sim のライブラリをコンパイルできます (Linux と PC のみ)。
5.1i を Linux または PC で使用する場合は、次の Perl スクリプトを使用してください。
http://www.xilinx.com/txpatches/pub/swhelp/cadence/compile_nc_verilog_51.zip
2
4.1i/4.2i デザイン ツールの場合
NC-Verilog シミュレータ用に HDL ライブラリをコンパイルするユーティリティが提供されています。 このユーティリティは "$XILINX/bin<platform>/compile_hdl.pl" (<platform> は "hp"、"sol"、または "nt") にあります。
このユーティリティを実行するには、コマンド ラインで次のように入力します。
xilperl compile_hdl.pl
3
モデルを手動でコンパイル
ステップ 1
"cds.lib" という名前のライブラリ定義ファイルを作成します。 "cds.lib" は、アクセス可能なライブラリとその場所を定義します。 また、論理的ライブラリ名を物理的ディレクトリ パスにマップする構文も含まれています。
Cadence から "nclaunch" と呼ばれるユーティリティが提供されています。このユーティリティは、必要な初期化ファイルを設定し、Verilog ソース ライブラリをコンパイルします。 "Nclaunch" は 2.1 以降のバージョンで、ツールの一部として提供されています。 このユーティリティを使用しない場合は、手動でコンパイルします。
"cds.lib" ファイルはどんなテキスト エディタでも作成できます。 物理的ロケーションと論理的な名前へのマッピングも、次の方法にすすむ前に作成できます。 (UNIX コマンドの "mkdir" を使用します。)
例
mkdir -p <compile_dir>/simprims_ver
論理的なライブラリ名をすべてのデザインで使用したい場合、INCLUDE または SOFTINCLUDE を使って "cds.lib" ファイルの場所を定義します。
例
INCLUDE $CDS_INST_DIR/share/local/xilinx/cds.lib
$CDS_INST_DIR/share/local/xilinx/cds.lib を次のように編集します。
DEFINE simprims_ver <compile_dir>/simprims_ver
DEFINE uni3000 <compile_dir>/uni3000
DEFINE unisims_ver <compile_dir>/unisims_ver
DEFINE uni5200 <compile_dir>/uni5200
DEFINE uni9000 <compile_dir>/uni9000
DEFINE xilinxcorelib_ver <compile_dir>/xilinxcorelib_ver
ステップ 2
"hdl.var" という名前のコンフィギュレーション変数ファイルを作成します。 "hdl.var" ファイルは、ユーザー環境の設定方法を決める変数を定義します。 これらの変数 (LIB_MAP、VIEW_MAP、WORK) は、エラボレータがインスタンスを解決するときのライブラリの検索順序と表示を指定します。
この変数設定をすべてのデザインに使用したい場合は、INCLUDE または SOFTINCLUDE を使って、"hdl.var" ファイルの場所を設定します。
例
INCLUDE $CDS_INST_DIR/share/local/xilinx/hdl.var
$CDS_INST_DIR/share/local/xilinx/hdl.var を次のように編集します。
SOFTINCLUDE $CDS_INST_DIR/tools/inca/files/hdl.var
DEFINE LIB_MAP ( $LIB_MAP, \
<compile_dir>/simprims_ver => simprims_ver, \
<compile_dir>/uni3000 => uni3000, \
<compile_dir>/unisims_ver => unisims_ver, \
<compile_dir>/uni5200 => uni5200, \
<compile_dir>/uni9000 => uni9000, \
<compile_dir>/xilinxcorelib_ver => xilinxcorelib_ver)
DEFINE VIEW_MAP ( $VIEW_MAP, .v => v)
シミュレーションしているファミリにより、"hdl.var" ファイルを編集し、シミュレーション ライブラリの検索順序を正しくリストさせる必要があります。
ステップ 3
NC-Verilog を使ってザイリンクス シミュレーション ライブラリを解析します。
SimPrim:
ncvlog -messages -work simprims_ver $XILINX/verilog/src/simprims/*.v
UniSim:
ncvlog -messages -work uni3000 $XILINX/verilog/src/uni3000/*.v
ncvlog -messages -work unisims_ver $XILINX/verilog/src/unisims/*.v
ncvlog -messages -work uni5200 $XILINX/verilog/src/uni5200/*.v
ncvlog -messages -work uni9000 $XILINX/verilog/src/uni9000/*.v
COREGen:
このライブラリの抽出方法については、
(Xilinx Answer 7859)
を参照してください。
ncvlog -messages -work xilinxcorelib_ver ./XilinxCoreLib/*.v
このアンサー レコードはお役に立ちましたか?
はい
いいえ
AR# 2554
日付
07/21/2011
ステータス
アーカイブ
種類
一般
People Also Viewed
フィードバック
閉じる