UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 2644

M1 CONCEPT/CONCEPT2XIL - verilog.v ファイルを入力として使用し、回路図以外のブロック用にシンボルを作成する方法

説明

キーワード : Concept, symbol, body, board, シンボル, ボード

重要度 : 標準

概要 :
回路図以外のブロックを Concept 回路図に統合するのに、そのブロックからシンボルを生成する必要がある場合があります。 ここでは、LogiBLOX または CORE Generator での生成と同様、M1 Cadence Concept インターフェイスおよびサブブロック ポートの Verilog 記述を使用して、回路図以外のブロック用に Concept シンボルを生成する手順を説明します。

ソリューション

M1 Concept インターフェイスを使用すると、中間 Verilog ネットリストを調べてから、Concept 回路図用の EDIF ネットリストをコンパイルします。 このため、Concept 回路図に統合される回路図以外のサブブロック (XNF、NGO、EDIF など) には少なくとも Verilog ネットリストが含まれ、ネットリストには少なくともサブブロックのポート リストが含まれている必要があります。

例 : 次に 8x8 乗算器サブブロック用の最小限の Verilog ネットリストの例を示します。

module m8x8 (
a,
b,
prod,
c);

input [7:0] a;
input [7:0] b;
output [15:0] prod;
input c;

endmodule

LogiBLOX モジュール用と同様、Verilog ネットリストという形式のデザイン サブブロック用シンボルを生成するには、次の手順に従います。


1. V ファイルをプロジェクト ディレクトリにコピーします。

注 : サブブロック用の V ファイルの名前が、そのサブブロックを記述する V ファイル内の Verilog モジュール レコードの名前と同じであることを確認してください。

2. Concept を起動します。

3. 回路図ウィンドウの下にある Concept のコマンドラインで次のように入力します。

genview -i block_name.v -v logic body verilog

このオプションで起動すると、GENVIEW は次のような動作をします。

a. プロジェクト ディレクトリ内に、「block_name」という名前のディレクトリをブロック用に生成します。

b. ディレクトリ内に、ブロック用のシンボル ファイル body.1.1 を作成します。

c. block_name ディレクトリ内に「logic」という名前のサブディレクトリを作成し、block_name.v ファイルを logic サブディレクトリにコピーします。このときファイル名を「verilog.v」に変更します。

d. 新しいコンポーネントを参照する新規入力を追加して、WRK ライブラリの <design>.wrk ファイルをアップデートします。

4. 次のようにディレクトリを指定します。

block_name/logic

5. テキスト エディタで verilog.v ファイルを開き、ブロックのモジュール宣言の最初の文の後に次のラインを入力します。

parameter cds_action="ignore";

このパラメータは CONCEPT2XIL ネットリストに与えるフラグとなり、回路図以外のモジュールの基本となる階層 (サブブロック) に別の階層レベルがないことを表します。

例 :

module mycount (load, up_dn, clk_en, clock, asnc_ctrl,
term_cnt, d_in, q_out);

parameter cds_action="ignore";

input load;
input up_dn;
input_clk_en;

...

6. 実行中のディレクトリにサブブロック用の NGO、XNF または EDIF ファイルをコピーします。これにより、NGDBuild が実行された際、ファイルが残りのデザインにマージされます。

7. 最後に、Concept 回路図でシンボルをインスタンシエートし、その回路図を保存し、CONCEPT2XIL を実行してネットリストをデザインに書き出します。






AR# 2644
作成日 08/31/2007
最終更新日 02/11/2001
ステータス アーカイブ
タイプ ??????